

董展宇

德国弗莱堡大学 在读研究生

✉ Danieldongzy@gmail.com ☎ +86 15267308039

教育背景

德国弗莱堡大学 嵌入式系统工程 硕士

2025 年 10 月 – 至今

相关课程: Data Converters, RF and Microwave Circuits (1.7)

德国汉诺威莱布尼茨大学 电子信息 本科交换生

2024 年 10 月 – 2025 年 6 月

相关课程: Mixed-Signal Circuits (1.7)

西安电子科技大学 集成电路设计与集成系统 本科

2021 年 9 月 – 2025 年 6 月

相关课程: 模拟集成电路 (96/100)

项目经历

SAR / NS-SAR ADC 行为级建模

西安电子科技大学

- 搭建 SAR ADC 行为级模型, 包含差分输入、二进制 CDAC、逐位逼近逻辑、输出码重构和 FFT 性能分析。
- 建模 CDAC mismatch、charge injection、比较器 offset/noise 与 kT/C 噪声, 分析其对 SNR/SNDR 和 ENOB 的影响。
- 尝试一阶 noise-shaping SAR 结构, 通过 error-feedback 路径对量化误差进行噪声整形建模。

DDA 传感器读出前端复现与仿真

德国弗莱堡大学

- 基于 JSSC 传感器读出论文, 复现 differential difference amplifier (DDA) 核心拓扑, 包括两组差分输入对、偏置支路、输出级和 RC Miller compensation。
- 完成核心 DDA 的开环与噪声仿真, 初步得到 DC gain = 84 dB、GBW = 4 MHz; 在 1 Hz–36 kHz 带宽内提取输入参考噪声 $5.68 \mu V_{rms}$ 。
- 搭建可变增益网络和 ADC 等效负载, 分析 T-network、负载对闭环增益、带宽和稳定性的影响。

Segmented DAC 面积与匹配优化

德国弗莱堡大学

- 基于高斯失配模型分析 10-bit segmented DAC 的 INL/DNL 与 unit element 面积之间的关系。
- 在 $INL < 0.4 \text{ LSB}$ 、 $DNL < 0.2 \text{ LSB}$ 、良率 95% 的约束下, 计算单位元件最小面积并建立总面积模型。
- 综合 thermometer-coded MSB 阵列面积与 decoder/routing 面积, 确定 $B_t = 4$ 为最小面积分段方案。

芯片 PCM 测试实习

浙江宇芯半导体

- 参与晶圆级 PCM 测试流程, 协助完成工艺监控结构的电学参数测试、数据记录与整理。
- 接触 wafer-level test 流程, 初步理解 PCM 数据与工艺稳定性、器件参数偏差和模拟 IC 设计之间的关系。

专业技能

仿真与设计: Cadence Virtuoso / Spectre, LTspice, ADS。

建模与文档: MATLAB, LaTeX, Markdown。

语言能力: 英语六级, TOEFL 92/120, 德语德福 17/20。

荣誉

- 全国大学生物理学术竞赛西北地区一等奖、国家级三等奖。
- 西安电子科技大学奖学金。

求职意向

目前就读于德国弗莱堡大学嵌入式系统工程硕士, 正在寻找模拟 IC / Mixed-Signal IC / Data Converter 方向研究实习机会。